目錄

章半導體產業

1.1引言

1.2一個產業的誕生

1.3固態時代

1.4集成電路

1.5工藝和產品趨勢

1.6半導體產業的構成

1.7生產階段

1.8微芯片製造過程發展的

60年

1.9納米時代

習題

參考文獻第2章半導體材料和化學品的特性

2.1引言

2.2原子結構

2.3元素週期表

2.4電傳導

2.5絕緣體和電容器

2.6本徵半導體

2.7摻雜半導體

2.8電子和空穴傳導

2.9半導體生產材料

2.10半導體化合物

2.11鍺化矽

2.12襯底工程

2.13鐵電材料

2.14金剛石半導體

2.15工藝化學品

2.16物質的狀態

2.17物質的性質

2.18壓力和真空

2.19酸、 鹼和溶劑

2.20化學純化和清洗

習題

參考文獻第3章晶體生長與硅晶圓製備

3.1引言

3.2半導體矽製備

3.3晶體材料

3.4晶體定向

3.5晶體生長

3.6晶體和晶圓質量

3.7晶圓製備

3.8切片

3.9晶圓刻號

3.10磨片

3.11化學機械拋光

3.12背面處理

3.13雙面拋光

3.14邊緣倒角和拋光

3.15晶圓評估

3.16氧化

3.17包裝

3.18工程化晶圓（襯底）

習題

參考文獻第4章晶圓製造和封裝概述

4.1引言

4.2晶圓生產的目標

4.3晶圓術語

4.4芯片術語

4.5晶圓生產的基礎工藝

4.6薄膜工藝

4.7晶圓製造實例

4.8晶圓中測

4.9集成電路的封裝

4.10小結

習題

參考文獻第5章污染控制

5.1引言

5.2污染源

5.3淨化間的建設

5.4淨化間的物質與供給

5.5淨化間的維護

5.6晶圓表面清洗

習題

參考文獻第6章生產能力和工藝良品率

6.1引言

6.2良品率測量點

6.3累積晶圓生產良品率

6.4晶圓生產良品率的製約因素

6.5封裝和終測試良品率

6.6整體工藝良品率

習題

參考文獻第7章氧化

7.1引言

7.2二氧化矽層的用途

7.3熱氧化機制

7.4氧化工藝

7.5氧化後評估

習題

參考文獻第8章十步圖形化工藝流程——從表面

製備到曝光

8.1引言

8.2光刻工藝概述

8.3光刻十步法工藝過程

8.4基本的光刻膠化學

8.5光刻膠性能的要素

8.6光刻膠的物理屬性

8.7光刻工藝： 從表面製備到

曝光

8.8表面製備

8.9涂光刻膠（旋轉式）

8.10軟烘焙

8.11對準和曝光

8.12先進的光刻

習題

參考文獻第9章十步圖形化工藝流程——從顯影

到終檢驗

9.1引言

9.2硬烘焙

9.3刻蝕

9.4濕法刻蝕

9.5干法刻蝕

9.6干法刻蝕中光刻膠的影響

9.7光刻膠的去除

9.8去膠的新挑戰

9.9終目檢

9.10掩模版的製作

9.11小結

習題

參考文獻0章下一代光刻技術

10.1引言

10.2下一代光刻工藝的挑戰

10.3其他曝光問題

10.4其他解決方案及其挑戰

10.5晶圓表面問題

10.6防反射塗層

10.7光刻膠工藝

10.8改進刻蝕工藝

10.9自對準結構

10.10刻蝕輪廓控制

習題

參考文獻1章摻雜

11.1引言

11.2擴散的概念

11.3擴散形成的摻雜區和結

11.4擴散工藝的步驟

11.5澱積

11.6推進氧化

11.7離子注入簡介

11.8離子注入的概念

11.9離子注入系統

11.10離子注入區域的雜質

濃度

11.11離子注入層的評估

11.12離子注入的應用

11.13摻雜前景展望

習題

參考文獻2章薄膜澱積

12.1引言

12.2化學氣相澱積基礎

12.3CVD的工藝步驟

12.4CVD系統分類

12.5常壓CVD系統

12.6低壓化學氣相澱積

（LPCVD）

12.7原子層澱積

12.8氣相外延

12.9分子束外延

12.10金屬物CVD

12.11澱積膜

12.12澱積的半導體膜

12.13外延矽

12.14多晶矽和非晶矽澱積

12.15SOS和SOI

12.16在矽上生長砷化鎵

12.17絕緣體和絕緣介質

12.18導體

習題

參考文獻3章金屬化

13.1引言

13.2澱積方法

13.3單層金屬

13.4多層金屬設計

13.5導體材料

13.6金屬塞

13.7濺射澱積

13.8電化學鍍膜

13.9化學機械工藝

13.10CVD金屬澱積

13.11金屬薄膜的用途

13.12真空系統

習題

參考文獻4章工藝和器件的評估

14.1引言

14.2晶圓的電特性測量

14.3工藝和器件評估方法

14.4物理測試方法

14.5層厚的測量

14.6柵氧化層完整性電學

測量

14.7結深

14.8污染物和缺陷檢測

14.9總體表面特徵

14.10污染認定

14.11器件電學測量

習題

參考文獻5章晶圓製造中的商業因素

15.1引言

15.2晶圓製造的成本

15.3自動化

15.4工廠層次的自動化

15.5設備標準

15.6統計製程控制

15.7庫存控制

15.8質量控制和ISO 9000認證

15.9生產線組織架構

習題

參考文獻6章器件和集成電路組成的

介紹

16.1引言

16.2半導體器件的形成

16.3MOSFET按比例縮小帶來

的挑戰的替代方案

16.4集成電路的形成

16.5BiMOS

16.6超導體

習題

參考文獻7章集成電路簡介

17.1引言

17.2電路基礎

17.3集成電路的類型

17.4下一代產品

習題

參考文獻8章封裝

18.1引言

18.2芯片的特性

18.3封裝功能和設計

18.4引線鍵合工藝

18.5凸點或焊球工藝示例

18.6封裝設計

18.7封裝類型和技術小結

習題

參考文獻

......

本書是一本介紹半導體集成電路和器件製造技術的專業書， 在半導體領域享有很高的聲譽。本書的討論範圍包括半導體工藝的每個階段： 從原材料的製備到封裝、 測試和成品運輸， 以及傳統的和現代的工藝。全書提供了詳細的插圖和實例， 並輔以小結和習題， 以及豐富的術語表。第六版修訂了微芯片製造領域的新進展， 討論了用於圖形化、 摻雜和薄膜步驟的先進工藝和尖端技術， 使隱含在復雜的現代半導體製造材料與工藝中的物理、 化學和電子的基礎信息更易理解。本書的主要特點是避開了複雜的數學問題介紹工藝技術內容， 並加入了半導體業界的新成果， 可以使讀者了解工藝技術發展的趨勢。

Peter Van Zant 國際知名半導體專家，具有廣闊的工藝工程、培訓、諮詢和寫作方面的背景，他曾先後在IBM和德州儀器（TI）工作，之後再矽谷，又先後在美國國家半導體（National Semiconductor）和單片存儲器（Monolithic Memories）公司任晶圓製造工藝工程和管理職位。他還曾在加利福尼亞州洛杉磯的山麓學院（Foothill College）任講師，講授半導體課程和針對初始工藝工程師的課程。他是《半導體技術詞彙》（第三版）（Semiconductor Technology Glossary, Third Edition）、 《集成電路教程》（Integrated Circuits Text）、《安全手冊》（Safety First Manual）和《芯片封裝手冊》（Chip Packaging Manual）的作者。他的書和培訓教程被多家芯片製造商、產業供貨商、學院和大學所採用。

韓鄭生，男，中科院微電子研究所研究員/教授，博士生導師，研究方向為微電子學與固體電子學，從事集成電路工藝技術、電路設計方面的工作，曾任工程師，光刻工藝負責人，研究室副主任兼任測試工藝負責人，矽工程中心產品部主任，項目/課題負責人。國家特殊津貼獲得者。國家自然基金面上項目評審專家。

內容提要：

        側重工程設計是本書**的特點，全書在內容編排上深入淺出、圖文並茂，先從封裝基礎知識開始，介紹了不同的封裝的類型及其特點，再深入封裝內部結構的講解，接著介紹封裝基板的知識及完整的製作過程；在讀者理解這些知識的基礎後，系統地介紹了最常見的Wire Bond及Flip Chip封裝的完整工程案例設計過程，介紹瞭如何使用自動佈線工具以方便電子工程師在封裝評估階段快速獲得基板的層數及可佈線性的信息：在這些基礎上再介紹SIP等複雜前沿的堆疊封裝設計，使讀者能由淺入深地學習封裝設計的完整過程。由於國內絕大多數SI工程師對封裝內部的理解不夠深入，在sI仿真時對封裝的模型只限於應用，因而本書在封裝設計完成後還介紹了一個完整的提取的WB封裝電參數的過程，提取的模型可以直接應用到IBIS模型中，最後提供了兩個作者自行開發的封裝設計高效輔助免費工具。

    本書非常適合作為學習封裝工程設計的參考材料。

目錄：

第1章    芯片封裝

    1.1    芯片封裝概述

        1.1.1    芯片封裝發展趨勢

        1.1.2    芯片連接技術

        1.1.3    WB 技術

        1.1.4    FC 技術

    1.2    Leadframe 封裝

        1.2.1    TO 封裝

        1.2.2    DIP

        1.2.3    SOP

        1.2.4    SOJ

        1.2.5    PLCC 封裝

        1.2.6    QFP

        1.2.7    QFN 封裝

    1.3    BGA 封裝

        1.3.1    PGA 封裝

        1.3.2    LGA 封裝

        1.3.3    TBGA 封裝

        1.3.4    PBGA 封裝

        1.3.5    CSP/ FBGA 封裝

        1.3.6    WLCSP

        1.3.7    FC-PBGA 封裝

    1.4    複雜結構封裝

        1.4.1    MCM 封裝

        1.4.2    SIP

        1.4.3    SOC 封裝

        1.4.4    PIP

        1.4.5    POP

        1.4.6    3D 封裝

    1.5    本章小結

第2章    芯片封裝基板

    2.1    封裝基板

        2.1.1    基板材料

        2.1.2    基板加工工藝

        2.1.3    基板表面處理

        2.1.4    基板電鍍

        2.1.5    基板電鍍線

        2.1.6    基板設計規則

        2.1.7    基板設計規則樣例

    2.2    基板加工過程

        2.2.1    層疊結構

        2.2.2    基板加工詳細流程

第3章    APD 使用簡介

    3.1    啟動APD

    3.2    APD 工作界面

    3.3    設置使用習慣參數

    3.4    設置功能快捷鍵

        3.4.1    默認功能鍵

        3.4.2    查看功能組合鍵的分配

        3.4.3    修改功能組合鍵對應的命令

    3.5    縮放

    3.6    設置畫圖選項

        3.6.1    設計參數設置

    3.7    控制顯示與顏色

        3.7.1    顯示元件標號

        3.7.2    顯示元件的外框及管腳號

        3.7.3    顯示導電層

    3.8    宏錄製

    3.9    網絡分配顏色

        3.9.1    分配顏色

        3.9.2    清除分配的顏色

    3.10    Find 頁功能

        3.10.1    移動佈線

        3.10.2    Find by Name 功能的使用

    3.11    顯示設計對象信息

    3.12    顯示測量值

    3.13    Skill 語言與菜單修改

第4章    WB-PBGA 封裝項目設計

    4.1    創建Die 與BGA 元件

        4.1.1    新建設計文件

        4.1.2    導入芯片文件

        4.1.3    創建BGA 元件

        4.1.4    編輯BGA

    4.2    Die 與BGA 網絡分配

        4.2.1    設置Nets 顏色

        4.2.2    手動賦網絡方法

        4.2.3    xml 表格輸入法

        4.2.4    自動給Pin 分配網絡

        4.2.5    網絡交換Pin swap

        4.2.6    輸出BGA Ballmap Excel 圖

    4.3    層疊、過孔與規則設置

        4.3.1    層疊設置

        4.3.2    定義差分對

        4.3.3    電源網絡標識

        4.3.4    過孔、金手指創建

        4.3.5    規則設置

    4.4    Wire Bond 設計過程

        4.4.1    電源/地環設計

        4.4.2    設置Wire Bond 輔助線Wb Guide Line

        4.4.3    設置Wire Bond 參數

        4.4.4    添加金線

        4.4.5    編輯Wire Bond

        4.4.6    顯示3D Wire Bond

    4.5    佈線

        4.5.1    基板佈線輔助處理

        4.5.2    管腳的交換與優化

        4.5.3    整板佈線

        4.5.4    鋪電源/地平面

        4.5.5    手動創建銅皮

    4.6    工程加工設計

        4.6.1    工程加工設計過程

        4.6.2    添加電鍍線

        4.6.3    添加排氣孔

        4.6.4    創建阻焊開窗

        4.6.5    最終檢查

        4.6.6    創建光繪文件

        4.6.7    製造文件檢查

        4.6.8    基板加工文件

        4.6.9    生成Bond Finger 標籤

        4.6.10    加工文件

        4.6.11    封裝外形尺寸輸出

第5章    FC 封裝項目設計

    5.1    FC-PBGA 封裝設計

        5.1.1    啟動新設計

        5.1.2    導入BGA 封裝

        5.1.3    導入Die

        5.1.4    自動分配網絡

        5.1.5    增加佈線層

        5.1.6    創建VSS 平面的銅皮

        5.1.7    定義VDD 平面的銅皮

        5.1.8    管腳交換

    5.2    增加分立元件

        5.2.1    增加電容到設計中

        5.2.2    放置新增電容

        5.2.3    電容管腳分配電源、地網絡

    5.3    創建佈線用盲孔

        5.3.1    手動生成盲埋孔

        5.3.2    創建焊盤庫

        5.3.3    手動創建一階埋盲孔

        5.3.4    修改過孔列表

        5.3.5    自動生成盲孔（僅做學習參考）

        5.3.6    檢查Via 列表

    5.4    Flip Chip 設計自動佈線

        5.4.1    設置為Pad 佈線的過孔規則

        5.4.2    設置規則狀態

        5.4.3    清除No Route 屬性

        5.4.4    自動佈線

        5.4.5    佈線結果報告

第6章    複雜SIP 類封裝設計

    6.1    啟動SIP 設計環境

    6.2    基板內埋元件設計

        6.2.1    基板疊層編輯

        6.2.2    增加層疊

        6.2.3    內埋層設置

    6.3    SIP 芯片堆疊設計

        6.3.1    Spacer

        6.3.2    Interposer

        6.3.3    芯片堆疊管理

    6.4    腔體封裝設計

第7章    封裝模型參數提取

    7.1    WB 封裝模型參數提取

        7.1.1    創建新項目

        7.1.2    封裝設置

        7.1.3    仿真設置

        7.1.4    啟動仿真

    7.2    模型結果處理

        7.2.1    參數匯總表

        7.2.2    SPICE/IBIS Model 形式結果

        7.2.3    輸出網絡的RLC 值

        7.2.4    RLC 立體分佈圖

        7.2.5    RLC 網絡分段顯示

        7.2.6    對比RLC 與網絡長度

        7.2.7    單端串擾

        7.2.8    差分與單端間串擾

        7.2.9    自動生成仿真報告

        7.2.10    保存

第8章    封裝設計高效輔助工具

    8.1    BGA 管腳自動上色工具

        8.1.1    程序及功能介紹

        8.1.2    程序操作

        8.1.3    使用注意事項

    8.2    網表混合比較

        8.2.1    程序功能介紹

        8.2.2    程序操作

作者簡介：

    毛忠宇，現任深圳市興森快捷科技電路股份有限公司CAD研發部經理。畢業於電子科技大學微電子科學與工程系，1998－2013在華為技術及海思半導體從事高速互連（PCB）及IC封裝研發工作，見證及參與了華為高速互連設計、仿真的大發展過程，曾合著有《IC封裝基礎與工程設計實例》一書。

內容提要：

　　本書詳細追述了半導體發展的歷史並吸收了各種新技術資料，學術界和工業界對本書的評價都很高。全書共分20章，根據應用於半導體製造的主要技術分類來安排章節，括與半導體製造相關的基礎技術信息；總體流程圖的工藝模型概況，用流程圖將矽片製造的主要領域連接起來；具體講解每一個主要工藝；集成電路裝配和封裝的後部工藝概況。此外，各章為讀者提供了關於質量測量和故障排除的問題，這些都是會在矽片製造中遇到的實際問題。

目錄

第1章 半導體產業介紹

目標

1.1 引言

1.2 產業的發展

1.3 電路集成

1.4 集成電路製造

1.5 半導體趨勢

1.6 電子時代

1.7 在半導體製造業中的職業

1.8 小結

第2章 半導體材料特性

目標

2.1 引言

2.2 原子結構

2.3 週期表

2.4 材料分類

2.5 矽

2.6 可選擇的半導體材料

2.7 小結

第3章 器件技術

目標

3.1 引言

3.2 電路類型

3.3 無源元件結構

3.4 有源元件結構

3.5 CMOS器件的閂鎖效應

3.6 集成電路產品

3.7 小結

第4章 矽和矽片製備

目標

4.1 引言

4.2 半導體級矽

4.3 晶體結構

4.4 晶向

4.5 單晶矽生長

4.6 矽中的晶體缺陷

4.7 矽片製備

4.8 質量測量

4.9 外延層

4.10 小結

第5章 半導體製造中的化學品

目標

5.1 引言

5.2 物質形態

5.3 材料的屬性

5.4 工藝用化學品

5.5 小結

第6章 矽片製造中的沾污控制

目標

6.1 引言

6.2 沾污的類型

6.3 沾污的源與控制

6.4 矽片濕法清洗

6.5 小結

第7章 測量學和缺陷檢查

目標

7.1 引言

7.2 集成電路測量學

7.3 質量測量

7.4 分析設備

7.5 小結

第8章 工藝腔內的氣體控制

目標

8.1 引言

8.2 真空

8.3 真空泵

8.4 工藝腔內的氣流

8.5 殘氣分析器

8.6 等離子體

8.7 工藝腔的沾污

8.8 小結

第9章 集成電路製造工藝概況

目標

9.1 引言

9.2 CMOS工藝流程

9.3 CMOS製作步驟

9.4 小結

第10章 氧化

目標

10.1 引言

10.2 氧化膜

10.3 熱氧化生長

10.4 高溫爐設備

10.5 臥式與立式爐

10.6 氧化工藝

10.7 質量測量

10.8 氧化檢查及故障排除

10.9 小結

第11章 澱積

目標

11.1 引言

11.2 膜澱積

11.3 化學氣相澱積

11.4 CVD澱積系統

11.5 介質及其性能

11.6 旋塗絕緣介質

11.7 外延

11.8 CVD質量測量

11.9 CVD檢查及故障排除

11.10 小結

第12章 金屬化

目標

12.1 引言

12.2 金屬類型

12.3 金屬澱積系統

12.4 金屬化方案

12.5 金屬化質量測量

12.6 金屬化檢查及故障排除

12.7 小結

第13章 光刻：氣相成底膜到軟烘

目標

13.1 引言

13.2 光刻工藝

13.3 光刻工藝的8個基本步驟

13.4 氣相成底膜處理

13.5 旋轉塗膠

13.6 軟烘

13.7 光刻膠質量測量

13.8 光刻膠檢查及故障排除

13.9 小結

第14章 光刻：對準和曝光

目標

14.1 引言

14.2 光學光刻

14.3 光刻設備

14.4 混合和匹配

14.5 對準和曝光質量測量

14.6 對準和曝光檢查及故障排除

14.7 小結

第15章 光刻：光刻膠顯影和先進的光刻技術

目標

15.1 引言

15.2 曝光後烘焙

15.3 顯影

15.4 堅膜

15.5 顯影檢查

15.6 先進的光刻技術

15.7 顯影質量測量

15.8 顯影檢查及故障排除

15.9 小結

第16章 刻蝕

目標

16.1 引言

16.2 刻蝕參數

16.3 干法刻蝕

16.4 等離子體刻蝕反應器

16.5 干法刻蝕的應用

16.6 濕法腐蝕

16.7 刻蝕技術的發展歷程

16.8 去除光刻膠

16.9 刻蝕檢查

16.10 刻蝕質量測量

16.11 干法刻蝕檢查及故障排除

16.12 小結

第17章 離子注入

目標

17.1 引言

17.2 擴散

17.3 離子注入

17.4 離子注入機

17.5 離子注入在工藝集成中的發展趨勢

17.6 離子注入質量測量

17.7 離子注入檢查及故障排除

17.8 小結

第18章 化學機械平坦化

目標

18.1 引言

18.2 傳統的平坦化技術

18.3 化學機械平坦化

18.4 CMP應用

18.5 CMP質量測量

18.6 CMP檢查及故障排除

18.7 小結

第19章 矽片測試

目標

19.1 引言

19.2 矽片測試

19.3 測試質量測量

19.4 測試檢查及故障排除

19.5 小結

第20章 裝配與封裝

目標

20.1 引言

20.2 傳統裝配

20.3 傳統封裝

20.4 先進的裝配與封裝

20.5 封裝與裝配質量測量

20.6 集成電路封裝檢查及故障排除

20.7 小結

附錄A 化學品及安全性

附錄B 淨化間的沾污控制

附錄C 單位

附錄D 作為氧化層厚度函數的顏色

附錄E 光刻膠化學的概要

附錄F 刻蝕化學

第一章  集成電路簡介

1.1  概述2

1.1.1  從分立元件到集成電路2

1.1.2  由矽圓片到芯片再到封裝4

1.1.3  三極管的功能——可以比作通過水閘的水路6

1.1.4  n溝道MOS（nMOS）三極管的工作原理 8

1.1.5  截止狀態下MOS器件中的洩漏電流10

1.2  半導體矽材料——集成電路的核心與基礎12

1.2.1  MOS型與雙極結型晶體管的比較12

1.2.2  CMOS構造的斷面模式圖（p型矽基板）14

1.2.3  快閃存儲器單元三極管“寫入”“擦除”“讀取”的工作原理16

1.3  集成電路元件的分類18

1.3.1  IC的功能及類型18

1.3.2  RAM和ROM20

1.3.3  半導體器件的分類方法22

1.4  半導體器件的製作工藝流程24

1.4.1  前道工藝和後道工藝24

1.4.2  IC芯片製造工藝流程簡介26

書角茶桌

集成電路發展史上的十大里程碑事件28

第2章  從矽石到晶圓

2.1  半導體矽材料36

2.1.1  矽是目前*重要的半導體材料36

2.1.2  單晶矽中的晶體缺陷38

2.1.3  pn結中雜質的能級40

2.1.4  按電阻對絕緣體、半導體、導體的分類42

2.2  從矽石到金屬矽，再到99.999999999%的高純矽44

2.2.1  從晶石原料到半導體元器件的製程44

2.2.2  從矽石還原為金屬矽46

2.2.3  多晶矽的析出和生長48

2.3  從多晶矽到單晶矽棒50

2.3.1  改良西門子法生產多晶矽 50

2.3.2  直拉法（Czochralski，CZ法）拉製單晶矽52

2.3.3  區熔法製作單晶矽54

2.3.4  直拉法中位錯產生的原因及消除措施56

2.4  從單晶矽到晶圓58

2.4.1  晶圓尺寸不斷擴大58

2.4.2  先要進行取向標誌的加工60

2.4.3  將矽坯切割成一片一片的矽圓片62

2.4.4  矽圓片有各種不同的類型64

2.5  拋光片、退火片、外延片、SOI片66

2.5.1  拋光片和退火片66

2.5.2  外延片68

2.5.3  SOI片70

書角茶桌

“矽是上帝賜予人類的寶物”72

第3章  集成電路製作工藝流程

3.1  集成電路邏輯LSI元件的結構74

3.1.1  雙極結型器件的結構74

3.1.2  矽柵MOS器件的結構76

3.1.3  矽柵CMOS器件的結構78

3.1.4  BiCMOS器件和SOI器件的結構80

3.2  LSI的製作工藝流程82

3.2.1  利用光刻形成接觸孔和佈線層的實例82

3.2.2  曝光，顯影84

3.2.3  光刻工程發展梗概86

3.2.4  “負型”和“正型”光刻膠感光反應原理88

3.2.5  光刻工藝流程90

3.2.6   矽圓片清洗、氧化、絕緣膜生長——光刻92

3.2.7  絕緣膜區域刻蝕——柵氧化膜的形成94

3.2.8  柵電極多晶矽生長——向n溝道源-漏的離子注入96

3.2.9  向p溝道的光刻、硼離子注入——歐姆接觸埋置98

3.2.10  層金屬膜生長——電極焊盤形成100

3.2.11  銅佈線的大馬士革工藝 102

3.2.12  如何發展我們的IC芯片製造產業104

3.3  IC芯片製造工藝的分類和組合106

3.3.1  IC芯片製造中的基本工藝 106

3.3.2  IC芯片製造中的複合工藝108

3.3.3  工藝過程的模塊化110

3.3.4  基板工藝和佈線工藝112

書角茶桌

世界集成電路產業發展的領軍人物114

第4章  薄膜沉積和圖形加工

4.1  DRAM元件和LSI元件中使用的各種薄膜120

4.1.1  元件結構及使用的各種薄膜120

4.1.2  DRAM中電容結構的變遷122

4.1.3  DRAM中的三維結構存儲單元124

4.1.4  薄膜材料在集成電路中的應用126

4.2  IC製作用的薄膜及薄膜沉積（1）——PVD法128

4.2.1  VLSI製作中應用不同種類的薄膜128

4.2.2  多晶矽薄膜在集成電路中的應用130

4.2.3  IC製程中常用的金屬132

4.2.4  真空蒸鍍134

4.2.5  離子濺射和濺射鍍膜136

4.3  IC製作用的薄膜及薄膜沉積（2）——CVD法138

4.3.1  用於VLSI製作的CVD法分類138

4.3.2  CVD中主要的反應裝置140

4.3.3  等離子體CVD（PCVD）過程中傳輸、 反應和成膜的過程142

4.3.4  晶圓流程中的各種處理室方式144

4.4  IC製作用的薄膜及薄膜沉積（3）——各種方法的比較146

4.4.1  各種成膜方法的比較146

4.4.2  熱氧化膜的形成方法148

4.4.3  熱氧化膜的形成過程150

4.4.4  用於VLSI的薄膜種類和製作方法 152

4.4.5  用於VLSI製作的CVD法154

4.5  佈線缺陷的改進和消除——Cu佈線代替Al佈線156

4.5.1  影響電子元器件壽命的大敵——電遷移156

4.5.2  斷線和電路缺陷的形成原因以及預防、修補措施158

4.5.3  Cu佈線代替Al佈線的理由160

4.5.4  用電鍍法即可製作Cu佈線162

4.5.5  鋁用於IC芯片的優缺點 164

4.6  曝光光源不斷向短波長進展166

4.6.1  如何由薄膜加工成圖形166

4.6.2  幾種常用的光曝光方法168

4.6.3  光刻對周邊技術的要求170

4.6.4  曝光波長的變遷及相關的技術保證172

4.6.5  光刻系統的發展及展望174

4.7  光學曝光技術176

4.7.1  圖形曝光裝置的分類及變遷176

4.7.2  光曝光方式178

4.7.3  近接曝光和縮小投影曝光180

4.7.4  曝光中的各種位相補償措施182

4.8  電子束曝光和離子束曝光技術184

4.8.1  電子束曝光技術184

4.8.2  低能電子束近接曝光（LEEPL）技術186

4.8.3  軟X射線縮小投影(EUV)曝光技術188

4.8.4  離子束曝光技術190

4.9  干法刻蝕替代濕法刻蝕192

4.9.1  刻蝕技術在VLSI製作中的應用192

4.9.2  干法刻蝕與濕法刻蝕的比較194

4.9.3  干法刻蝕裝置的種類及刻蝕特徵196

4.9.4  干法刻蝕（RIE模式）反應中所發生的現象198

4.9.5  高密度等離子體刻蝕裝置200

書角茶桌

世界芯片產業的十大領頭企業202

第5章  雜質摻雜——熱擴散和離子注入

5.1  集成電路製造中的熱處理工藝208

5.1.1  IC芯片製程中的熱處理工藝（Hot Process）208

5.1.2  熱氧化膜的形成技術210

5.1.3  至關重要的柵絕緣膜212

5.2  用於雜質摻雜的熱擴散工藝214

5.2.1  LSI製作中雜質導入的目的214

5.2.2  雜質摻雜中離子注入法與熱擴散法的比較216

5.2.3  求解熱擴散雜質的濃度分佈218

5.2.4  熱處理的目的——推進，平坦化，電氣活性化220

5.2.5  矽中雜質元素的行為222

5.3  精準的雜質摻雜技術（1）——離子注入的原理224

5.3.1  離子注入原理224

5.3.2  離子注入裝置226

5.3.3  低能離子注入和高速退火228

5.3.4  離子注入的濃度分佈230

5.4  精準的雜質摻雜技術（2）——離子注入的應用232

5.4.1  標準的MOS三極管中離子注入的部位232

5.4.2  基本的阱構造及倒梯度阱構造234

5.4.3  單阱形成236

5.4.4  雙阱形成238

5.4.5  離子注入在CMOS中的應用240

5.4.6  離子注入用於淺結形成242

書角茶桌

“核心技術是國之重器”244

第6章  摩爾定律能否繼續有效

6.1  多層化佈線已進入第4代246

6.1.1  多層化佈線——適應微細化和高集成度的要求246

6.1.2  代和第2代多層化佈線技術——逐層沉積和玻璃流平248

6.1.3  第3代多層化佈線技術——導入CMP250

6.1.4  第4代多層化佈線技術——導入大馬士革工藝252

6.2  銅佈線的單大馬士革和雙大馬士革工藝254

6.2.1  Cu大馬士革佈線逐漸代替Al佈線254

6.2.2  大馬士革工藝即中國的景泰藍金屬鑲嵌工藝256

6.2.3  從Al佈線 W柱塞到Cu雙大馬士革佈線258

6.2.4  Cu雙大馬士革佈線結構及可能出現的問題260

6.3  摩爾定律能否繼續有效？ 262

6.3.1  半導體器件向巨大化和微細化發展的兩個趨勢262

6.3.2  芯片集成度不斷沿摩爾定律軌跡前進264

6.3.3 “摩爾定律並非物理學定律”,“而是描述產業化的定律” 266

6.3.4  “踮起腳來，跳起來摘蘋果”268

6.4  新材料的導入——“製造材料者製造技術”270

6.4.1  多層佈線層間膜，DRAM電容膜，Cu佈線材料270

6.4.2  矽材料體系仍有潛力（1）272

6.4.3  矽材料體系仍有潛力（2）274

6.4.4  化合物半導體煥發活力276

6.5  如何實現器件的高性能？ 278

6.5.1  整機對器件的高性能化要求越來越高278

6.5.2  器件的高性能化依賴於新工藝、新材料280

6.5.3  要同時從基板工藝和佈線工藝入手282

6.6  從100nm到7nm——以材料和工藝的創新為支撐284

6.6.1  純矽基MOS管和多晶矽/high-k基MOS管284

6.6.2  金屬柵/high-k基MOS管和鰭式場效應晶體管（FinFET）286

6.6.3  90nm——應變矽288

6.6.4  45nm——high-k絕緣層和金屬柵極290

6.6.5  22nm——鰭式場效應晶體管292

6.6.6  7nm —— EUV光刻和 SiGe-Channel294

書角茶桌

集聚最強的力量打好核心技術研發攻堅戰296

參考文獻297

作者簡介298

......

針對入門者、應用者及研究開發者的多方面的需求，《圖解芯片技術》在匯集大量資料的前提下，採用圖文並茂的形式，且簡明扼要地介紹芯片工作原理，集成電路材料，製作工藝，芯片的新進展、新應用及發展前景等。採用每章之下“節節清”的論述方式，左文右圖，圖文對照，並給出“本節重點”。力求做到深入淺出，通俗易懂；層次分明，思路清晰；內容豐富，重點突出；選材新穎，強調應用。

本書可供微電子、材料、物理、精密儀器等學科本科生及相關領域的工程技術人員參考。

田民波，清華大學，材料學院，教授，博士生導師，長期從事材料學的教學預可研工作，在電子材料、封裝技術、磁性材料、粉體材料等領域取得了原創性成就。已經和現承擔的課題有：(1)國 家級科學基金重大項目“高密度封裝的應用基礎研究”，(2)國際合作項目“零收縮率LTCC研究”，(3)“十五”軍工預研項目“新型疊層LCCC-3D MCM封裝技術研究”，(4)“863”項目“銀摻合型聚合物導體材料的研究和開發”，(5)“985”面上項目“低溫共燒陶瓷多層基板及高密度封裝研究等